Přeskočit na obsah
BigTree108

Služby vývoje FPGA

Služby vývoje FPGA v SystemVerilog a VHDL na obvodech AMD, Altera, Lattice a Microchip: návrh RTL, verifikace FPGA a ASIC, systémy SoC FPGA, video a kamerové pipeline, zpracování paketů a logika 5G, vysokorychlostní sběr dat a hardwarová akcelerace pro telekomunikace, polovodiče, testování a měření, průmysl, lékařské zobrazování, vysílání a automotive, s dedikovanými inženýry FPGA pro váš tým nebo s projekty dodanými od začátku do konce.

Co stavíme v technologii FPGA

  • Návrh RTL

    Syntetizovatelný SystemVerilog a VHDL s přechody mezi hodinovými doménami, resety a časovými omezeními navrženými od začátku a s uzavřením časování ve Vivado, Quartus Prime, Radiant nebo Libero SoC.

  • Verifikace návrhu

    Samokontrolní testbenche v UVM nebo cocotb s funkčním pokrytím, simulace v Questa, Riviera-PRO, Verilator nebo GHDL a formální kontroly vlastností pomocí SymbiYosys nebo Jasper na blocích, kde by přehlédnutý okrajový případ byl drahý.

  • Systémy SoC FPGA

    Návrhy Zynq UltraScale+, Versal, Agilex a PolarFire SoC, kde se o práci dělí logika a procesorová jádra: rozhraní AXI ve fabricu, ovladače Linuxu a image Yocto na straně procesoru.

  • Video a kamerové pipeline

    Příjem a výstup MIPI CSI-2, HDMI, 12G-SDI a SMPTE ST 2110, zpracování obrazového signálu, škálování a komprese v logice, pro strojové vidění, lékařské zobrazování, vysílací techniku a kamery asistenčních systémů řidiče.

  • Zpracování paketů a logika 5G

    Ethernet od 10 do 400 gigabitů, parsování a filtrování paketů, časování IEEE 1588 a Time-Sensitive Networking a fronthaul O-RAN a zpracování signálu 5G pro přepínače, časovací zařízení a rádiové jednotky.

  • Vysokorychlostní sběr dat

    Rozhraní převodníků JESD204B a JESD204C, DMA do paměti DDR4 nebo DDR5 a PCIe či 100gigabitový Ethernet ven k hostiteli, pro měřicí a testovací přístroje, lékařské zobrazování a průmyslové snímání.

  • Prototypování ASIC a IP jádra

    Návrhy ASIC a SoC prototypované na deskách FPGA, aby firmware a ovladače mohly začít před křemíkem, a opakovaně použitelná IP jádra dodaná s mapou registrů, testbenchem a dokumentací.

  • Algoritmy ve fabricu

    Filtry, FFT, regulační smyčky motorů a výkonové elektroniky a výpočetní jádra přesunuté z C++, MATLABu nebo Pythonu do logiky, ručně v RTL nebo přes Vitis HLS, a ověřené bit po bitu proti původnímu modelu.

  • Hardwarová akcelerace a nízká latence

    Odlehčení výpočtů na akcelerátorových kartách AMD Alveo a Versal a deskách Altera Agilex a zpracování tržních dat a brány pro zadávání příkazů v logice pro obchodní systémy, s latencí měřenou v nanosekundách na lince.

inženýři FPGA do vašeho týmu

  • Dedikovaní inženýři FPGA

    Inženýři FPGA, kteří nastoupí do vašeho týmu na plný úvazek, pracují ve vašich repozitářích, trackeru a na vašich schůzkách a zodpovídají se vašemu vedoucímu. Pohovor s nimi vedete vy; my neseme ukrajinskou smlouvu, mzdy, fakturaci a dovolenou.

  • Realizace projektu v technologii FPGA

    Tým, který provede projekt v technologii FPGA od vymezení rozsahu po vydání: odhad, vývoj, testy a nasazení, s technickým vedoucím na naší straně, který odpovídá za plán a kvalitu.

  • Podpora a převzetí systémů v technologii FPGA

    Stávající systém v technologii FPGA převzatý od jiného týmu nebo udržovaný v chodu: nejprve revize jen pro čtení a písemný seznam rizik, pak opravy a nové funkce podle dopadu.

Stránka o dedikovaném týmu vysvětluje, jak se specialisté připojují k vašemu týmu, a stránka o outsourcingu pokrývá dodávku projektů, převzetí systémů a jak účtujeme.

Kdo pracuje na vašem projektu v technologii FPGA

  • inženýři FPGA

    Návrh RTL, uzavření časování a oživení desek

  • Inženýři verifikace

    UVM, cocotb a formální kontroly pro FPGA a ASIC

  • Inženýři embedded softwaru

    Ovladače Linuxu a software na SoC FPGA

  • Hardwaroví inženýři

    Deska, její napájení a vysokorychlostní rozhraní

  • Vývojáři Python

    Referenční modely a automatizace testů

Jak pracujeme na návrzích FPGA

Verifikace se plánuje spolu s návrhem, ne po něm: každý blok má testbench před integrací, regrese běží v pipeline při každém commitu a časování, využití zdrojů a varování syntézy se sledují pro každý build, takže návrh, který dříve uzavíral časování a už neuzavírá, se zachytí v den, kdy se změní. Verze nástrojů výrobce jsou připnuté pro každý projekt a celý build běží ze skriptů Tcl ve správě zdrojového kódu, ne z projektového souboru, který otevře jen jedna pracovní stanice.

Hardware se k inženýrovi dostane jedním ze dvou způsobů: vývojové sady a prototypové desky se mu pošlou, nebo pracuje na racku ve vaší laboratoři přes vzdálené spínání napájení, debug probe a sériovou konzoli přes vaši VPN. V obou případech build běží ve vaší pipeline a kód leží ve vašich repozitářích.

Další služby embedded zařízení a hardwaru

Přehled: Embedded a hardware

Otázky k vývoji v technologii FPGA

S jakými obvody a nástroji FPGA pracujete?

AMD Artix, Kintex, Virtex, Zynq a Versal ve Vivado a Vitis; Altera Cyclone, Arria, Stratix a Agilex v Quartus Prime; Lattice Nexus a Avant v Radiant; Microchip PolarFire v Libero SoC; a open-source postupy s Yosys a nextpnr. Může jít o nový návrh, rozšíření stávajícího, samostatnou verifikaci nebo přechod na současnou řadu obvodů.

V jakých odvětvích pracují vaši inženýři FPGA?

Telekomunikace a sítě, v přepínačích, časovacích zařízeních a rádiových jednotkách 5G; polovodiče, ve verifikaci ASIC a prototypování FPGA; testování a měření, v osciloskopech, analyzátorech a systémech sběru dat; průmyslová automatizace a strojové vidění; lékařské zobrazování, v ultrazvukových, rentgenových a endoskopických zařízeních; vysílání a profesionální video; automotive, ve zpracování obrazu z kamer a senzorů pro asistenční systémy řidiče; a finance, v obchodování s nízkou latencí.

Umíte přenést náš návrh na současnou řadu FPGA?

Ano. Návrhy, které jsou stále postavené v ISE pro Spartan-6 či Virtex-6 nebo ve starých verzích Quartus pro Cyclone IV, se přenesou na současné obvody a nástroje: IP výrobce nahrazené jeho současným ekvivalentem, přepsaná omezení a starý i nový návrh pouštěné proti stejnému testbenchi, dokud se neshodnou.

Jak rychle mohou nastoupit inženýři FPGA?

Když je k dispozici ten pravý inženýr FPGA, začátek brzdí jen váš pohovor, NDA a převod práv duševního vlastnictví. Jinak vedeme hledání, které obvykle přinese profily kandidátů do dvou až tří týdnů, a nikdo nenastoupí, dokud neřeknete ano.

Jak probíhá najímání přes BigTree108 (role: inženýři FPGA)?

Řekněte nám, jakou práci, jakou seniority a kolik hodin potřebujete. Navrhneme jednoho nebo dva lidi s jejich profily, pohovoříte s nimi stejně jako s vlastním zaměstnancem a podepíšete jednu smlouvu s BIG TREE 108 LLC a budete dostávat jednu fakturu měsíčně.

Komu patří práce, kterou vytvářejí?

Vám. Každý specialista má podepsanou smlouvu s BigTree108, která převádí všechny výsledky práce na společnost, a naše smlouva s vámi je převádí dál. Kód, návrhy a dokumenty se dodávají do vašich vlastních repozitářů a nástrojů, ne do míst, kde je můžeme měnit jen my.

Pracujete na návrhu FPGA?

Napište nám obvod, rozhraní a propustnost, které má návrh dosáhnout. Odpověď dostanete do jednoho pracovního dne: profily kandidátů, plán návrhu nebo doporučení obvodu.

Napište na hello@bigtree108.comJak odpovídáme