FPGA-kehityspalvelut
FPGA-kehityspalvelut SystemVerilogilla ja VHDL:llä AMD:n, Alteran, Latticen ja Microchipin piireille: RTL-suunnittelu, FPGA- ja ASIC-verifiointi, SoC FPGA -järjestelmät, video- ja kameraputket, pakettien käsittely ja 5G-logiikka, nopea datankeruu ja laitteistokiihdytys telekommunikaatioon, puolijohteisiin, testaus- ja mittaustekniikkaan, teollisuuteen, lääketieteelliseen kuvantamiseen, lähetystekniikkaan ja autoteollisuuteen, dedikoiduilla FPGA-insinööreillä tiimiinne tai alusta loppuun toteutettuina projekteina.
Mitä rakennamme FPGA-teknologialla
RTL-suunnittelu
Syntetisoitava SystemVerilog ja VHDL, jossa kellodomeenien ylitykset, resetit ja ajoitusrajoitteet on suunniteltu mukaan alusta alkaen, ja ajoitus suljetaan Vivadossa, Quartus Primessa, Radiantissa tai Libero SoC:ssä.
Suunnittelun verifiointi
Itsetarkistavat testbenchit UVM:llä tai cocotbilla toiminnallisella kattavuudella, simulointi Questassa, Riviera-PRO:ssa, Verilatorissa tai GHDL:ssä sekä formaalit ominaisuustarkistukset SymbiYosysilla tai Jasperilla lohkoille, joissa ohitettu reunatapaus tulisi kalliiksi.
SoC FPGA -järjestelmät
Zynq UltraScale+, Versal, Agilex ja PolarFire SoC -designit, joissa logiikka ja prosessoriytimet jakavat työn: AXI-rajapinnat logiikkaosassa sekä Linux-ajurit ja Yocto-image prosessoripuolella.
Video- ja kameraputket
MIPI CSI-2:n, HDMI:n, 12G-SDI:n ja SMPTE ST 2110:n sisääntulo ja ulostulo, kuvasignaalin käsittely, skaalaus ja pakkaus logiikassa konenäköön, lääketieteelliseen kuvantamiseen, lähetyslaitteisiin ja kuljettajan apujärjestelmien kameroihin.
Pakettien käsittely ja 5G-logiikka
Ethernet 10 Gigabitista 400 Gigabittiin, pakettien jäsennys ja suodatus, IEEE 1588 -ajoitus ja Time-Sensitive Networking sekä O-RAN-fronthaul ja 5G-signaalinkäsittely kytkimiin, ajoituslaitteisiin ja radioyksiköihin.
Nopea datankeruu
JESD204B- ja JESD204C-muunninrajapinnat, DMA DDR4- tai DDR5-muistiin ja PCIe tai 100 Gigabit Ethernet isäntäjärjestelmään, testaus- ja mittauslaitteisiin, lääketieteelliseen kuvantamiseen ja teolliseen anturointiin.
ASIC-prototypointi ja IP-ytimet
ASIC- ja SoC-designit prototypoidaan FPGA-korteilla, jotta laiteohjelmisto ja ajurit voivat alkaa ennen piin valmistumista, ja uudelleenkäytettävät IP-ytimet toimitetaan rekisterikartan, testbenchin ja dokumentaation kanssa.
Algoritmit logiikassa
Suodattimet, FFT:t, moottorin- ja tehonohjauksen säätöpiirit sekä laskentakernelit siirretään C++:sta, MATLABista tai Pythonista logiikkaan, käsin RTL:llä tai Vitis HLS:n kautta, ja tarkistetaan bitti bitiltä alkuperäistä mallia vasten.
Laitteistokiihdytys ja pieni viive
Laskennan siirto AMD Alveo- ja Versal-kiihdytinkorteille sekä Altera Agilex -korteille, ja markkinadatasyötteiden käsittelijät ja toimeksiantoyhdyskäytävät logiikassa kauppajärjestelmiin, viive mitattuna nanosekunteina johdolla.
Palkatkaa FPGA-insinöörit
Dedikoidut FPGA-insinöörit
FPGA-insinöörit liittyvät tiimiinne kokoaikaisesti, työskentelevät teidän repositorioissanne, tehtävienseurannassanne ja palavereissanne ja raportoivat teidän vetäjällenne. Te haastattelette heidät, ja me vastaamme ukrainalaisesta sopimuksesta, palkanmaksusta, laskutuksesta ja lomista.
FPGA-projektin toteutus
Tiimi, joka vie FPGA-projektin määrittelystä julkaisuun: arvio, toteutus, testit ja käyttöönotto. Meidän puolellamme on tekninen vetäjä, joka vastaa suunnitelmasta ja laadusta.
FPGA-järjestelmien tuki ja haltuunotot
Olemassa oleva FPGA-järjestelmä otetaan haltuun toiselta tiimiltä tai pidetään käynnissä: ensin vain lukemiseen perustuva katselmus ja kirjallinen riskilista, sitten korjaukset ja uudet ominaisuudet vaikutuksen mukaisessa järjestyksessä.
Dedikoitu tiimi -sivu selittää, miten asiantuntijat liittyvät tiimiinne, ja ulkoistussivu kattaa projektitoimituksen, haltuunotot ja hinnoittelumme.
Ketkä työskentelevät FPGA-projektinne parissa
FPGA-insinöörit
RTL-suunnittelu, ajoituksen sulkeminen ja piirilevyn käyttöönotto
Verifiointi-insinöörit
UVM, cocotb ja formaalit tarkistukset FPGA:lle ja ASIC:lle
Sulautettujen ohjelmistojen kehittäjät
Linux-ajurit ja ohjelmistot SoC FPGA -piireillä
Laitteistoinsinöörit
Piirilevy, sen virransyöttö ja nopeat rajapinnat
Python-insinöörit
Referenssimallit ja testiautomaatio
Näin työskentelemme FPGA-designien parissa
Verifiointi suunnitellaan designin kanssa, ei sen jälkeen: jokaisella lohkolla on testbench ennen integrointia, regressiot ajetaan CI/CD-putkessa jokaisella commitilla, ja ajoitus, käyttöaste ja synteesivaroitukset seurataan koontiversiokohtaisesti, joten design, joka ennen täytti ajoitusvaatimukset mutta ei enää täytä, havaitaan samana päivänä kun se muuttuu. Valmistajan työkaluversiot lukitaan projektikohtaisesti ja koko koonti ajetaan lähdekoodinhallinnassa olevista Tcl-skripteistä, ei projektitiedostosta, jonka vain yksi työasema osaa avata.
Laitteisto päätyy kehittäjälle kahdella tavalla: kehityspaketit ja prototyyppipiirilevyt lähetetään hänelle, tai hän työskentelee laboratorionne laitetelineessä olevan laitteen parissa etäohjatun virrankytkennän, debug-probin ja sarjakonsolin avulla VPN:nne kautta. Kummassakin tapauksessa koontiversio rakennetaan teidän CI/CD-putkessanne ja koodi on teidän repositorioissanne.
Muut sulautettujen järjestelmien ja laitteistojen palvelut
Sulautettujen ohjelmistojen kehitys
Sulautettujen ohjelmistojen kehityspalvelut: sulautettu Linux, Android ja RTOS, ajurit, BSP:t, autoala, verkko-, ääni- ja videoohjelmistot sekä suojatut päivitykset, dedikoiduilla sulautettujen ohjelmistojen insinööreillä tai projektitoimituksena.
Firmware-kehitys
Firmware-kehityspalvelut: mikrokontrollerien firmware C:llä, C++:lla ja Rustilla, langattomat pinot, bootloaderit, autoalan ECU:t, moottorinohjaus ja matalan virrankulutuksen suunnittelu, dedikoiduilla firmware-insinööreillä tai projektitoimituksena.
Laitteisto- ja piirilevysuunnittelu
Laitteisto- ja piirilevysuunnittelun palvelut: kytkentäkaaviot, monikerros- ja HDI-layout, suurnopeus-, RF-, analogia- ja tehosuunnittelu, EMC-valmistelu ja tuotantotiedostot, dedikoiduilla laitteistoinsinööreillä tai projektitoimituksena.
IoT-kehitys
IoT-kehityspalvelut: yhteydet, laitteiden käyttöönotto (provisioning), pilvialustat Azurella tai AWS:llä, laitekannan päivitykset, teollinen IoT, omaisuuden seuranta, sähköautojen lataus, hallintapaneelit ja sovellukset, dedikoiduilla IoT-kehittäjillä tai projektitoimituksena.
Sulautettujen järjestelmien ja laitteiston testaus
Sulautettujen järjestelmien ja laitteiston testauspalvelut: laitetestaus, hardware-in-the-loop-testilaitteistot, firmware-automaatio, autoalan ECU-, yhteys- ja tietoturvatestit, dedikoiduilla sulautettujen järjestelmien QA-insinööreillä tai projektitoimituksena.
Robotiikkaohjelmistot
Robotiikkaohjelmistojen kehityspalvelut ROS 2:lla: havainnointi, navigointi, liikkeen suunnittelu, robotin ohjaus, teolliset solut, autonomiset ajoneuvot ja kalustoohjelmistot, dedikoiduilla robotiikkainsinööreillä tai projektitoimituksena.
Kysymyksiä FPGA-kehityksestä
Mitä FPGA-piirejä ja työkaluja käytätte?
AMD Artix, Kintex, Virtex, Zynq ja Versal Vivadossa ja Vitisissä; Altera Cyclone, Arria, Stratix ja Agilex Quartus Primessa; Lattice Nexus ja Avant Radiantissa; Microchip PolarFire Libero SoC:ssä; sekä avoimen lähdekoodin työnkulut Yosysilla ja nextpnr:llä. Työ voi olla uusi design, olemassa olevan designin laajennus, pelkkä verifiointi tai siirto nykyiseen piiriperheeseen.
Millä toimialoilla FPGA-insinöörinne työskentelevät?
Telekommunikaatio ja verkot: kytkimet, ajoituslaitteet ja 5G-radioyksiköt; puolijohteet: ASIC-verifiointi ja FPGA-prototypointi; testaus ja mittaus: oskilloskoopit, analysaattorit ja datankeruujärjestelmät; teollisuusautomaatio ja konenäkö; lääketieteellinen kuvantaminen: ultraääni-, röntgen- ja endoskopialaitteet; lähetystekniikka ja ammattivideo; autoteollisuus: kuljettajan apujärjestelmien kamera- ja anturinkäsittely; sekä rahoitus: pienen viiveen kaupankäynti.
Voitteko siirtää designimme nykyiseen FPGA-perheeseen?
Kyllä. Designit, jotka on yhä tehty ISE:llä Spartan-6:lle tai Virtex-6:lle tai vanhoilla Quartus-julkaisuilla Cyclone IV:lle, siirretään nykyisille piireille ja työkaluille: valmistajan IP korvataan nykyisellä vastineellaan, rajoitteet kirjoitetaan uudelleen, ja vanha ja uusi design ajetaan samaa testbenchiä vasten, kunnes ne täsmäävät.
Kuinka nopeasti FPGA-insinöörit voivat aloittaa?
Kun sopiva FPGA-insinööri on saatavilla, aloitus riippuu vain teidän haastattelustanne sekä salassapitosopimuksesta (NDA) ja immateriaalioikeuksien siirrosta. Muussa tapauksessa teemme haun, joka tuottaa yleensä ehdokasprofiileja kahden tai kolmen viikon kuluessa, eikä kukaan aloita ennen kuin olette hyväksyneet.
Miten palkataan FPGA-insinöörit BigTree108:n kautta?
Kertokaa meille työstä, kokemustasosta ja tarvitsemistanne tunneista. Ehdotamme yhtä tai kahta henkilöä profiileineen, te haastattelette heidät samoin kuin haastattelisitte oman rekrytointinne, ja allekirjoitatte yhden sopimuksen BIG TREE 108 LLC:n kanssa ja saatte yhden laskun kuukaudessa.
Kenelle heidän tuottamansa työ kuuluu?
Teille. Jokaisella asiantuntijalla on BigTree108:n kanssa allekirjoitettu sopimus, jossa kaikki työn tulokset siirretään yhtiölle, ja meidän sopimuksemme teidän kanssanne siirtää ne edelleen teille. Koodi, suunnitelmat ja dokumentit toimitetaan teidän omiin repositorioihinne ja työkaluihinne, eikä niitä säilytetä paikassa, jossa vain me voimme muuttaa niitä.
Työstättekö FPGA-designia?
Kertokaa piiri, rajapinnat ja läpäisykyky, jonka designin on saavutettava. Saatte vastauksen yhden arkipäivän kuluessa: ehdokasprofiileja, toteutussuunnitelman tai suosituksen piiristä.