Hoppa till innehåll
BigTree108

Tjänster inom FPGA-utveckling

Tjänster inom FPGA-utveckling i SystemVerilog och VHDL på kretsar från AMD, Altera, Lattice och Microchip: RTL-design, verifiering av FPGA och ASIC, SoC FPGA-system, video- och kamerapipelines, paketbearbetning och 5G-logik, höghastighetsdatainsamling och hårdvaruacceleration för telekom, halvledare, test och mätteknik, industri, medicinsk bildbehandling, broadcast och fordon, med dedikerade FPGA-ingenjörer till ert team eller projekt som levereras från start till mål.

Vad vi bygger med FPGA

  • RTL-design

    Syntetiserbar SystemVerilog och VHDL med klockdomänövergångar, återställningar och timingkrav utformade från början, och timing uppnådd i Vivado, Quartus Prime, Radiant eller Libero SoC.

  • Designverifiering

    Självkontrollerande testbänkar i UVM eller cocotb med funktionell täckning, simulering i Questa, Riviera-PRO, Verilator eller GHDL, samt formella egenskapskontroller med SymbiYosys eller Jasper på de block där ett missat gränsfall skulle bli dyrt.

  • SoC FPGA-system

    Zynq UltraScale+-, Versal-, Agilex- och PolarFire SoC-design där logiken och processorkärnorna delar på arbetet: AXI-gränssnitt i fabric, Linux-drivrutiner och en Yocto-avbild på processorsidan.

  • Video- och kamerapipelines

    Inspelning och utmatning via MIPI CSI-2, HDMI, 12G-SDI och SMPTE ST 2110, bildsignalbehandling, skalning och komprimering i logik, för maskinseende, medicinsk bildbehandling, broadcastutrustning och kameror för förarstöd.

  • Paketbearbetning och 5G-logik

    Ethernet från 10 till 400 gigabit, paketparsning och filtrering, IEEE 1588-timing och Time-Sensitive Networking samt O-RAN fronthaul och 5G-signalbehandling för switchar, timingutrustning och radioenheter.

  • Höghastighetsdatainsamling

    JESD204B- och JESD204C-omvandlargränssnitt, DMA till DDR4- eller DDR5-minne och PCIe eller 100 gigabit Ethernet ut till värden, för instrument inom test och mätteknik, medicinsk bildbehandling och industriell avkänning.

  • ASIC-prototyper och IP-kärnor

    ASIC- och SoC-design prototypade på FPGA-kort så att firmware och drivrutiner kan starta före kisel, och återanvändbara IP-kärnor levererade med registerkarta, testbänk och dokumentation.

  • Algoritmer i logik

    Filter, FFT:er, reglerslingor för motorer och effekt samt beräkningskärnor flyttade från C++, MATLAB eller Python till logik, för hand i RTL eller via Vitis HLS, och kontrollerade bit för bit mot originalmodellen.

  • Hårdvaruacceleration och låg latens

    Avlastning av beräkningar på acceleratorkort från AMD Alveo och Versal samt Altera Agilex-kort, samt hanterare för marknadsdataflöden och orderportar i logik för handelssystem, med latens mätt i nanosekunder på tråden.

Anlita FPGA-ingenjörer

  • Dedikerade FPGA-ingenjörer

    FPGA-ingenjörer som går med i ert team på heltid, arbetar i era repositories, ert ärendesystem och era möten och rapporterar till er teamledare. Ni intervjuar dem; vi står för det ukrainska avtalet, lönen, faktureringen och ledigheten.

  • FPGA-projektleverans

    Ett team som tar FPGA-projektet från omfång till release: uppskattning, utveckling, tester och driftsättning, med en teknisk ledare hos oss som äger planen och kvaliteten.

  • FPGA-support och övertaganden

    Ett befintligt FPGA-system som övertas från ett annat team eller hålls igång: först en skrivskyddad genomgång och en skriftlig riskförteckning, sedan rättningar och nya funktioner i ordning efter effekt.

Sidan om dedikerade team förklarar hur specialister går med i ert team, och sidan om outsourcing beskriver projektleverans, övertaganden och hur vi debiterar.

Vilka som arbetar i ert FPGA-projekt

  • FPGA-ingenjörer

    RTL-design, timinguppfyllnad och uppstart av kort

  • Verifieringsingenjörer

    UVM, cocotb och formella kontroller för FPGA och ASIC

  • Utvecklare av inbyggd mjukvara

    Linux-drivrutiner och mjukvara på SoC FPGA

  • Hårdvaruingenjörer

    Kortet, dess strömförsörjning och dess höghastighetsgränssnitt

  • Python-utvecklare

    Referensmodeller och testautomation

Så arbetar vi med FPGA-design

Verifieringen planeras tillsammans med designen, inte efter den: varje block har en testbänk innan det integreras, regressionstester körs i pipelinen vid varje commit, och timing, utnyttjande och syntesvarningar spåras per bygge, så att en design som tidigare klarade timing men inte längre gör det upptäcks samma dag som den ändras. Tillverkarens verktygsversioner låses per projekt och hela bygget körs från Tcl-skript i versionshantering, inte från en projektfil som bara en arbetsstation kan öppna.

Hårdvaran når utvecklaren på ett av två sätt: utvecklingskit och prototypkort skickas till dem, eller så arbetar de mot ett rack i ert labb via fjärrstyrd strömbrytning, en debugprobe och en seriekonsol över ert VPN. Oavsett vilket körs bygget i er pipeline och koden ligger i era repositorier.

Andra tjänster för inbyggda system och hårdvara

Översikt: Inbyggda system och hårdvara

Frågor om FPGA-utveckling

Vilka FPGA-kretsar och verktyg arbetar ni med?

AMD Artix, Kintex, Virtex, Zynq och Versal i Vivado och Vitis; Altera Cyclone, Arria, Stratix och Agilex i Quartus Prime; Lattice Nexus och Avant i Radiant; Microchip PolarFire i Libero SoC; samt flöden med öppen källkod med Yosys och nextpnr. Arbetet kan vara en ny design, en utökning av en befintlig, enbart verifiering eller en flytt till en aktuell kretsfamilj.

Inom vilka branscher arbetar era FPGA-ingenjörer?

Telekom och nätverk, i switchar, timingutrustning och 5G-radioenheter; halvledare, i ASIC-verifiering och FPGA-prototyper; test och mätteknik, i oscilloskop, analysatorer och datainsamlingssystem; industriell automation och maskinseende; medicinsk bildbehandling, i ultraljuds-, röntgen- och endoskopiutrustning; broadcast och professionell video; fordon, i kamera- och sensorbehandling för förarstöd; samt finans, i handel med låg latens.

Kan ni flytta vår design till en aktuell FPGA-familj?

Ja. Designer som fortfarande är byggda i ISE för Spartan-6 eller Virtex-6, eller i gamla Quartus-versioner för Cyclone IV, flyttas till aktuella kretsar och verktyg: tillverkarens IP ersätts med dess aktuella motsvarighet, begränsningar skrivs om och den gamla och den nya designen körs mot samma testbänk tills de stämmer överens.

Hur snabbt kan FPGA-ingenjörer börja?

När rätt FPGA-ingenjör finns tillgänglig styrs starten bara av er intervju samt NDA och IP-överlåtelse. Annars gör vi en sökning, som vanligtvis ger kandidatprofiler inom två till tre veckor, och ingen börjar förrän ni har sagt ja.

Hur anlitar vi FPGA-ingenjörer via BigTree108?

Berätta om arbetet, senioriteten och de timmar ni behöver. Vi föreslår en eller två personer med deras profiler, ni intervjuar dem på samma sätt som ni skulle intervjua en egen anställning, och ni skriver under ett avtal med BIG TREE 108 LLC och får en faktura i månaden.

Vem äger arbetet de producerar?

Det gör ni. Varje specialist har ett undertecknat avtal med BigTree108 som överlåter allt arbetsresultat till bolaget, och vårt avtal med er överlåter det vidare. Kod, designer och dokument levereras in i era egna repositories och verktyg, inte på ett ställe där bara vi kan ändra dem.

Arbetar ni med en FPGA-design?

Berätta vilken krets, vilka gränssnitt och vilken genomströmning designen ska uppnå. Ni får svar inom en arbetsdag: kandidatprofiler, en plan för designen eller en rekommendation om kretsen.