Ydelser inden for FPGA-udvikling
Ydelser inden for FPGA-udvikling i SystemVerilog og VHDL på AMD-, Altera-, Lattice- og Microchip-enheder: RTL-design, FPGA- og ASIC-verifikation, SoC FPGA-systemer, video- og kamerapipelines, pakkebehandling og 5G-logik, højhastigheds-dataindsamling og hardwareacceleration til telekom, halvledere, test og måling, industri, medicinsk billeddannelse, broadcast og automotive, med dedikerede FPGA-ingeniører til jeres team eller projekter leveret fra ende til anden.
Det bygger vi med FPGA
RTL-design
Syntetiserbar SystemVerilog og VHDL med clock-domain crossings, resets og timing constraints designet ind fra starten og timing lukket i Vivado, Quartus Prime, Radiant eller Libero SoC.
Designverifikation
Selvkontrollerende testbenches i UVM eller cocotb med funktionel dækning, simulering i Questa, Riviera-PRO, Verilator eller GHDL og formelle egenskabskontroller med SymbiYosys eller Jasper på de blokke, hvor et overset hjørnetilfælde ville være dyrt.
SoC FPGA-systemer
Zynq UltraScale+-, Versal-, Agilex- og PolarFire SoC-designs, hvor logikken og processorkernerne deler arbejdet: AXI-grænseflader i fabric'en, Linux-drivere og et Yocto-image på processorsiden.
Video- og kamerapipelines
MIPI CSI-2-, HDMI-, 12G-SDI- og SMPTE ST 2110-optagelse og -udgang, billedsignalbehandling, skalering og komprimering i logik til machine vision, medicinsk billeddannelse, broadcast-udstyr og kameraer til førerassistance.
Pakkebehandling og 5G-logik
Ethernet fra 10 til 400 Gigabit, pakkeparsing og -filtrering, IEEE 1588-timing og Time-Sensitive Networking samt O-RAN-fronthaul og 5G-signalbehandling til switche, timingudstyr og radioenheder.
Højhastigheds-dataindsamling
JESD204B- og JESD204C-konvertergrænseflader, DMA ind i DDR4- eller DDR5-hukommelse og PCIe eller 100 Gigabit Ethernet ud til værten, til test- og måleinstrumenter, medicinsk billeddannelse og industriel sensorik.
ASIC-prototyping og IP-kerner
ASIC- og SoC-designs prototypet på FPGA-kort, så firmware og drivere kan starte før silicium, og genbrugelige IP-kerner leveret med et register map, en testbench og dokumentation.
Algoritmer i fabric
Filtre, FFT'er, motor- og effektreguleringssløjfer og compute kernels flyttet fra C++, MATLAB eller Python ind i logik, i hånden i RTL eller gennem Vitis HLS og kontrolleret bit for bit mod den oprindelige model.
Hardwareacceleration og lav latenstid
Compute offload på AMD Alveo- og Versal-acceleratorkort og Altera Agilex-kort samt market data feed handlers og order gateways i logik til handelssystemer, med latenstid målt i nanosekunder på ledningen.
Ansæt FPGA-ingeniører
Dedikerede FPGA-ingeniører
FPGA-ingeniører, der indgår i jeres team på fuld tid, arbejder i jeres repositories, tracker og møder og rapporterer til jeres leder. I interviewer dem; vi står for den ukrainske kontrakt, lønudbetalingen, faktureringen og ferie og orlov.
Levering af FPGA-projekter
Et team, der fører FPGA-projektet fra afgrænsning til release: estimering, udvikling, tests og udrulning, med en teknisk leder hos os, der ejer planen og kvaliteten.
Support og overtagelse af FPGA
Et eksisterende FPGA-system, der overtages fra et andet team eller holdes kørende: først en skrivebeskyttet gennemgang og en skriftlig liste over risici, derefter rettelser og nye funktioner i rækkefølge efter betydning.
Siden om dedikerede teams forklarer, hvordan specialister indgår i jeres team, og siden om outsourcing beskriver projektleverance, overtagelser og hvordan vi tager betaling.
Hvem arbejder på jeres FPGA-projekt
FPGA-ingeniører
RTL-design, timing closure og bring-up af kort
Verifikationsingeniører
UVM, cocotb og formelle kontroller til FPGA og ASIC
Embedded software-udviklere
Linux-drivere og software på SoC FPGA'er
Hardwareingeniører
Kortet, dets strømforsyning og dets højhastighedsgrænseflader
Python-udviklere
Referencemodeller og testautomatisering
Sådan arbejder vi med FPGA-designs
Verifikation planlægges sammen med designet, ikke bagefter: hver blok har en testbench, før den integreres, regressioner kører i pipelinen på hver commit, og advarsler om timing, udnyttelse og syntese spores pr. build, så et design, der plejede at lukke timing og ikke længere gør det, opdages den dag, det ændres. Leverandørværktøjers versioner låses pr. projekt, og hele buildet kører fra Tcl-scripts i versionsstyring, ikke fra en projektfil, som kun én arbejdsstation kan åbne.
Hardwaren når udvikleren på to måder: udviklingskits og prototypekort sendes til vedkommende, eller vedkommende arbejder på et rack i jeres lab gennem fjernstyret strømafbryder, en debug probe og en seriel konsol over jeres VPN. Uanset hvad kører buildet i jeres pipeline, og koden ligger i jeres repositories.
Andre ydelser inden for embedded og hardware
Udvikling af embedded software
Udvikling af embedded software: embedded Linux, Android og RTOS, drivere, BSP'er, automotive, netværks-, lyd- og videosoftware samt sikre opdateringer, med dedikerede embedded softwareingeniører eller projektleverance.
Firmwareudvikling
Firmwareudvikling: firmware til mikrocontrollere i C, C++ og Rust, trådløse stacks, bootloaders, automotive-ECU'er, motorstyring og design til lavt strømforbrug, med dedikerede firmwareingeniører eller projektleverance.
Hardware- og PCB-design
Hardware- og PCB-design: skemaer, multilayer- og HDI-layout, design til højhastighed, RF, analog og strøm, forberedelse til EMC og produktionsfiler, med dedikerede hardwareingeniører eller projektleverance.
IoT-udvikling
IoT-udvikling: connectivity, provisioning, cloudplatforme på Azure eller AWS, opdatering af enhedsflåder, industriel IoT, asset tracking, EV-opladning, dashboards og apps, med dedikerede IoT-udviklere eller projektleverance.
Test af embedded og hardware
Test af embedded og hardware: enhedstest, hardware-in-the-loop-rigs, firmwareautomatisering, automotive-ECU'er, tests af connectivity og sikkerhed, med dedikerede embedded QA-ingeniører eller projektleverance.
Robotiksoftware
Udvikling af robotiksoftware på ROS 2: perception, navigation, bevægelsesplanlægning, robotstyring, industrielle celler, autonome køretøjer og flådesoftware, med dedikerede robotikingeniører eller projektleverance.
Spørgsmål om FPGA-udvikling
Hvilke FPGA-enheder og værktøjer arbejder I med?
AMD Artix, Kintex, Virtex, Zynq og Versal i Vivado og Vitis; Altera Cyclone, Arria, Stratix og Agilex i Quartus Prime; Lattice Nexus og Avant i Radiant; Microchip PolarFire i Libero SoC; og open source-flows med Yosys og nextpnr. Arbejdet kan være et nyt design, en udvidelse af et eksisterende, verifikation alene eller en flytning til en aktuel enhedsfamilie.
Hvilke brancher arbejder jeres FPGA-ingeniører i?
Telekom og netværk, i switche, timingudstyr og 5G-radioenheder; halvledere, i ASIC-verifikation og FPGA-prototyping; test og måling, i oscilloskoper, analysatorer og dataindsamlingssystemer; industriel automatisering og machine vision; medicinsk billeddannelse, i ultralyds-, røntgen- og endoskopiudstyr; broadcast og professionel video; automotive, i kamera- og sensorbehandling til førerassistance; og finans, i handel med lav latenstid.
Kan I flytte vores design til en aktuel FPGA-familie?
Ja. Designs, der stadig er bygget i ISE til Spartan-6 eller Virtex-6 eller i gamle Quartus-versioner til Cyclone IV, flyttes til aktuelle enheder og værktøjer: leverandør-IP erstattet med den nuværende pendant, constraints omskrevet, og det gamle og det nye design kørt mod den samme testbench, til de stemmer overens.
Hvor hurtigt kan FPGA-ingeniører starte?
Når den rette FPGA-ingeniør er tilgængelig, afhænger starten kun af jeres samtale samt NDA og overdragelse af IP-rettigheder. Ellers gennemfører vi en søgning, som typisk giver kandidatprofiler inden for to til tre uger, og ingen starter, før I har sagt ja.
Hvordan ansætter vi FPGA-ingeniører gennem BigTree108?
Fortæl os om opgaverne, erfaringsniveauet og det timetal, I har brug for. Vi foreslår en eller to personer med deres profiler, I interviewer dem på samme måde, som I ville interviewe jeres egen medarbejder, og I underskriver én aftale med BIG TREE 108 LLC og modtager én faktura om måneden.
Hvem ejer det arbejde, de producerer?
Det gør I. Hver specialist har en underskrevet kontrakt med BigTree108, som overdrager alt arbejdsresultat til virksomheden, og vores aftale med jer overdrager det videre til jer. Kode, designs og dokumenter leveres ind i jeres egne repositories og værktøjer og opbevares ikke et sted, hvor kun vi kan ændre dem.
Arbejder I på et FPGA-design?
Fortæl os enheden, grænsefladerne og det gennemløb, designet skal nå. I får svar inden for én arbejdsdag: kandidatprofiler, en plan for designet eller en anbefaling af enhed.