Naar de inhoud
BigTree108

Diensten voor FPGA-ontwikkeling

Diensten voor FPGA-ontwikkeling in SystemVerilog en VHDL op AMD-, Altera-, Lattice- en Microchip-chips: RTL-ontwerp, FPGA- en ASIC-verificatie, SoC-FPGA-systemen, video- en camerapipelines, pakketverwerking en 5G-logica, snelle data-acquisitie en hardwareversnelling voor telecom, halfgeleiders, test en meting, industrie, medische beeldvorming, broadcast en automotive, met dedicated FPGA-engineers voor uw team of projecten die van begin tot eind worden opgeleverd.

Wat wij bouwen met FPGA

  • RTL-ontwerp

    Synthetiseerbare SystemVerilog en VHDL met clock-domain crossings, resets en timingconstraints die vanaf het begin zijn meegenomen, en timing gesloten in Vivado, Quartus Prime, Radiant of Libero SoC.

  • Ontwerpverificatie

    Zelfcontrolerende testbenches in UVM of cocotb met functionele dekking, simulatie in Questa, Riviera-PRO, Verilator of GHDL, en formele eigenschapscontroles met SymbiYosys of Jasper op de blokken waar een gemist randgeval duur zou zijn.

  • SoC-FPGA-systemen

    Ontwerpen voor Zynq UltraScale+, Versal, Agilex en PolarFire SoC waarbij de logica en de processorkernen het werk delen: AXI-interfaces in de fabric, Linux-drivers en een Yocto-image aan de processorkant.

  • Video- en camerapipelines

    Opname en uitvoer via MIPI CSI-2, HDMI, 12G-SDI en SMPTE ST 2110, beeldsignaalverwerking, schaling en compressie in logica, voor machine vision, medische beeldvorming, broadcastapparatuur en camera’s voor rijhulpsystemen.

  • Pakketverwerking en 5G-logica

    Ethernet van 10 tot 400 Gigabit, pakketparsing en -filtering, IEEE 1588-timing en Time-Sensitive Networking, en O-RAN fronthaul en 5G-signaalverwerking voor switches, timingapparatuur en radio-units.

  • Snelle data-acquisitie

    JESD204B- en JESD204C-converterinterfaces, DMA naar DDR4- of DDR5-geheugen en PCIe of 100 Gigabit Ethernet naar de host, voor meetinstrumenten, medische beeldvorming en industriële sensing.

  • ASIC-prototyping en IP-cores

    ASIC- en SoC-ontwerpen die op FPGA-borden worden geprototypeerd zodat firmware en drivers kunnen beginnen vóór het silicium er is, en herbruikbare IP-cores geleverd met een registermap, een testbench en documentatie.

  • Algoritmen in de fabric

    Filters, FFT’s, regelkringen voor motoren en vermogen en rekenkernels verplaatst van C++, MATLAB of Python naar logica, met de hand in RTL of via Vitis HLS, en bit voor bit gecontroleerd tegen het oorspronkelijke model.

  • Hardwareversnelling en lage latentie

    Compute-offload op AMD Alveo- en Versal-acceleratorkaarten en Altera Agilex-borden, en marktdatafeedhandlers en ordergateways in logica voor handelssystemen, met latentie gemeten in nanoseconden op de lijn.

FPGA-engineers inhuren

  • Dedicated FPGA-engineers

    FPGA-engineers die fulltime bij uw team komen, in uw repositories, tracker en vergaderingen werken en aan uw lead rapporteren. U interviewt hen; wij dragen het Oekraïense contract, de salarisadministratie, de facturatie en het verlof.

  • Uitvoering van FPGA-projecten

    Een team dat het FPGA-project van scope tot release brengt: schatting, bouw, tests en deployment, met een technical lead aan onze kant die het plan en de kwaliteit bewaakt.

  • FPGA-support en overnames

    Een bestaand FPGA-systeem dat van een ander team is overgenomen of draaiend wordt gehouden: eerst een review in leesmodus en een schriftelijke lijst met risico’s, daarna oplossingen en nieuwe functies in volgorde van impact.

De pagina dedicated team legt uit hoe specialisten bij uw team komen, en de pagina outsourcing behandelt projectoplevering, overnames en hoe wij rekenen.

Wie aan uw FPGA-project werkt

  • FPGA-engineers

    RTL-ontwerp, timing closure en bord-bring-up

  • Verificatie-engineers

    UVM, cocotb en formele controles voor FPGA en ASIC

  • Embedded software engineers

    Linux-drivers en software op SoC-FPGA’s

  • Hardware engineers

    Het bord, de voeding en de snelle interfaces

  • Python-engineers

    Referentiemodellen en testautomatisering

Hoe wij aan FPGA-ontwerpen werken

Verificatie wordt samen met het ontwerp gepland, niet erna: elk blok heeft een testbench voordat het wordt geïntegreerd, regressies draaien bij elke commit in de pipeline, en timing, bezettingsgraad en synthesewaarschuwingen worden per build bijgehouden, zodat een ontwerp dat vroeger timing haalde en dat nu niet meer doet, wordt opgemerkt op de dag dat het verandert. Versies van de vendortools worden per project vastgepind en de hele build draait vanuit Tcl-scripts in versiebeheer, niet vanuit een projectbestand dat maar één werkstation kan openen.

Hardware bereikt de engineer op een van twee manieren: ontwikkelkits en prototypeborden worden naar hem of haar opgestuurd, of hij of zij werkt op een rack in uw lab via remote power switching, een debugprobe en een seriële console over uw VPN. In beide gevallen draait de build in uw pipeline en staat de code in uw repositories.

Andere diensten voor embedded en hardware

Overzicht van Embedded en hardware

Vragen over FPGA-ontwikkeling

Met welke FPGA-chips en tools werkt u?

AMD Artix, Kintex, Virtex, Zynq en Versal in Vivado en Vitis; Altera Cyclone, Arria, Stratix en Agilex in Quartus Prime; Lattice Nexus en Avant in Radiant; Microchip PolarFire in Libero SoC; en opensourceflows met Yosys en nextpnr. Het werk kan een nieuw ontwerp zijn, een uitbreiding van een bestaand ontwerp, verificatie op zichzelf, of een overstap naar een actuele chipfamilie.

In welke sectoren werken uw FPGA-engineers?

Telecom en netwerken, in switches, timingapparatuur en 5G-radio-units; halfgeleiders, in ASIC-verificatie en FPGA-prototyping; test en meting, in oscilloscopen, analysers en data-acquisitiesystemen; industriële automatisering en machine vision; medische beeldvorming, in echo-, röntgen- en endoscopieapparatuur; broadcast en professionele video; automotive, in camera- en sensorverwerking voor rijhulpsystemen; en financiën, in handel met lage latentie.

Kunt u ons ontwerp naar een actuele FPGA-familie overzetten?

Ja. Ontwerpen die nog in ISE voor Spartan-6 of Virtex-6 zijn gebouwd, of in oude Quartus-releases voor Cyclone IV, worden overgezet naar actuele chips en tools: vendor-IP vervangen door het actuele equivalent, constraints herschreven, en het oude en het nieuwe ontwerp tegen dezelfde testbench gedraaid tot ze overeenkomen.

Hoe snel kunnen FPGA-engineers beginnen?

Als de juiste FPGA-engineer beschikbaar is, hangt de start alleen af van uw interview en de NDA en IP-overdracht. Anders voeren wij een zoektocht uit, die doorgaans binnen twee tot drie weken kandidaatprofielen oplevert, en niemand begint voordat u ja hebt gezegd.

Hoe huren we FPGA-engineers in via BigTree108?

Vertel ons over het werk, het senioriteitsniveau en de uren die u nodig hebt. Wij stellen een of twee mensen voor met hun profielen, u interviewt hen zoals u uw eigen medewerker zou interviewen, en u tekent één overeenkomst met BIG TREE 108 LLC en ontvangt één factuur per maand.

Wie is eigenaar van het werk dat zij opleveren?

U. Elke specialist heeft een getekend contract met BigTree108 dat alle werkresultaten aan het bedrijf toewijst, en onze overeenkomst met u draagt ze verder aan u over. Code, ontwerpen en documenten worden geleverd in uw eigen repositories en tools, en niet bewaard op een plek waar alleen wij ze kunnen wijzigen.

Werkt u aan een FPGA-ontwerp?

Vertel ons de chip, de interfaces en de doorvoer die het ontwerp moet halen. U krijgt binnen één werkdag antwoord: kandidaatprofielen, een plan voor het ontwerp of een advies over de chip.

E-mail hello@bigtree108.comHoe wij reageren