본문으로 건너뛰기
BigTree108

FPGA 개발 서비스

AMD, Altera, Lattice, Microchip 디바이스에서의 SystemVerilog 및 VHDL 기반 FPGA 개발 서비스입니다. RTL 설계, FPGA 및 ASIC 검증, SoC FPGA 시스템, 비디오 및 카메라 파이프라인, 패킷 처리와 5G 로직, 고속 데이터 수집, 하드웨어 가속을 통신, 반도체, 테스트 및 계측, 산업, 의료 영상, 방송, 자동차 분야에 제공하며, 귀사 팀에 합류하는 전담 FPGA 엔지니어 또는 엔드투엔드로 수행하는 프로젝트로 진행합니다.

FPGA 기반 개발 영역

  • RTL 설계

    클럭 도메인 크로싱, 리셋, 타이밍 제약을 처음부터 반영해 설계한 합성 가능한 SystemVerilog와 VHDL을 작성하며, Vivado, Quartus Prime, Radiant 또는 Libero SoC에서 타이밍 클로저를 달성합니다.

  • 설계 검증

    기능 커버리지를 갖춘 UVM 또는 cocotb 기반 자체 검증 테스트벤치, Questa, Riviera-PRO, Verilator 또는 GHDL에서의 시뮬레이션, 놓친 코너 케이스의 비용이 큰 블록에서의 SymbiYosys 또는 Jasper 기반 형식 속성 검증을 수행합니다.

  • SoC FPGA 시스템

    로직과 프로세서 코어가 작업을 분담하는 Zynq UltraScale+, Versal, Agilex, PolarFire SoC 설계를 수행합니다. 패브릭의 AXI 인터페이스와 프로세서 측의 Linux 드라이버, Yocto 이미지를 포함합니다.

  • 비디오 및 카메라 파이프라인

    머신 비전, 의료 영상, 방송 장비, 운전자 보조 카메라를 위한 MIPI CSI-2, HDMI, 12G-SDI, SMPTE ST 2110 캡처 및 출력, 영상 신호 처리, 로직 내 스케일링과 압축을 구현합니다.

  • 패킷 처리 및 5G 로직

    스위치, 타이밍 장비, 무선 유닛을 위한 10~400 기가비트 이더넷, 패킷 파싱 및 필터링, IEEE 1588 타이밍과 TSN(Time-Sensitive Networking), O-RAN 프런트홀 및 5G 신호 처리를 구현합니다.

  • 고속 데이터 수집

    테스트 및 계측 장비, 의료 영상, 산업용 센싱을 위한 JESD204B 및 JESD204C 컨버터 인터페이스, DDR4 또는 DDR5 메모리로의 DMA, 호스트로 나가는 PCIe 또는 100기가비트 이더넷을 구현합니다.

  • ASIC 프로토타이핑 및 IP 코어

    실리콘이 나오기 전에 펌웨어와 드라이버 개발을 시작할 수 있도록 ASIC 및 SoC 설계를 FPGA 보드에서 프로토타이핑하고, 레지스터 맵, 테스트벤치, 문서를 갖춘 재사용 가능한 IP 코어를 납품합니다.

  • 패브릭에 구현하는 알고리즘

    필터, FFT, 모터 및 전력 제어 루프, 연산 커널을 C++, MATLAB 또는 Python에서 로직으로 옮기며, RTL로 직접 작성하거나 Vitis HLS를 통해 구현하고, 원본 모델과 비트 단위로 일치하는지 검증합니다.

  • 하드웨어 가속 및 저지연

    AMD Alveo와 Versal 가속기 카드, Altera Agilex 보드의 연산 오프로드와, 트레이딩 시스템을 위한 로직 기반 시장 데이터 피드 핸들러 및 주문 게이트웨이를 구현하며, 지연 시간은 회선상에서 나노초 단위로 측정합니다.

FPGA 엔지니어 채용

  • 전담 FPGA 엔지니어

    귀사 팀에 풀타임으로 합류해 귀사의 저장소, 트래커, 회의에서 일하고 귀사의 리드에게 보고하는 FPGA 엔지니어 인력입니다. 면접은 귀사가 진행하고, 우크라이나 현지 계약, 급여, 청구, 휴가는 당사가 맡습니다.

  • FPGA 프로젝트 수행

    FPGA 프로젝트를 범위 정의부터 릴리스까지 맡는 팀입니다. 견적, 개발, 테스트, 배포를 수행하며, 계획과 품질을 책임지는 기술 리드가 당사에 있습니다.

  • FPGA 지원 및 인수

    다른 팀에서 인수하거나 계속 운영하는 기존 FPGA 시스템입니다. 읽기 전용 검토와 서면 위험 목록을 먼저 제공하고, 이후 영향이 큰 순서로 수정과 신규 기능을 진행합니다.

전담 개발팀 페이지는 전문가가 귀사 팀에 합류하는 방식을 설명하고, 외주 개발 페이지는 프로젝트 납품, 인수, 비용 청구 방식을 다룹니다.

FPGA 프로젝트를 맡는 사람들

  • FPGA 엔지니어

    RTL 설계, 타이밍 클로저, 보드 브링업

  • 검증 엔지니어

    FPGA 및 ASIC을 위한 UVM, cocotb, 형식 검증

  • 임베디드 소프트웨어 엔지니어

    SoC FPGA의 Linux 드라이버와 소프트웨어

  • 하드웨어 엔지니어

    보드, 전원, 고속 인터페이스

  • Python 엔지니어

    레퍼런스 모델과 테스트 자동화

FPGA 설계 업무 방식

검증은 설계 이후가 아니라 설계와 함께 계획합니다. 모든 블록은 통합 전에 테스트벤치를 갖추고, 회귀 테스트는 매 커밋마다 파이프라인에서 실행하며, 타이밍, 사용률, 합성 경고는 빌드마다 추적하므로, 이전에는 타이밍을 맞추던 설계가 더 이상 맞추지 못하게 되면 변경한 당일에 발견됩니다. 벤더 툴 버전은 프로젝트별로 고정하고, 전체 빌드는 한 워크스테이션에서만 열 수 있는 프로젝트 파일이 아니라 소스 관리되는 Tcl 스크립트에서 실행합니다.

하드웨어는 두 가지 방식 중 하나로 엔지니어에게 전달됩니다. 개발 키트와 프로토타입 보드를 엔지니어에게 발송하거나, 귀사의 VPN을 통해 원격 전원 스위칭, 디버그 프로브, 시리얼 콘솔을 갖춘 귀사 랩의 랙에서 작업합니다. 어느 쪽이든 빌드는 귀사의 파이프라인에서 실행되고 코드는 귀사의 저장소에 있습니다.

그 밖의 임베디드 및 하드웨어 서비스

임베디드 및 하드웨어 개요

FPGA 개발 관련 질문

어떤 FPGA 디바이스와 툴을 다룹니까?

Vivado와 Vitis의 AMD Artix, Kintex, Virtex, Zynq, Versal, Quartus Prime의 Altera Cyclone, Arria, Stratix, Agilex, Radiant의 Lattice Nexus와 Avant, Libero SoC의 Microchip PolarFire, 그리고 Yosys와 nextpnr의 오픈소스 플로우를 다룹니다. 신규 설계, 기존 설계의 확장, 검증만 단독으로, 또는 현행 디바이스 계열로의 이전 모두 가능합니다.

FPGA 엔지니어는 어떤 업종에서 일합니까?

통신 및 네트워킹에서는 스위치, 타이밍 장비, 5G 무선 유닛을, 반도체에서는 ASIC 검증과 FPGA 프로토타이핑을, 테스트 및 계측에서는 오실로스코프, 분석기, 데이터 수집 시스템을, 산업 자동화와 머신 비전을, 의료 영상에서는 초음파, X선, 내시경 장비를, 방송 및 프로페셔널 비디오를, 자동차에서는 운전자 보조를 위한 카메라 및 센서 처리를, 금융에서는 저지연 트레이딩을 다룹니다.

기존 설계를 현행 FPGA 계열로 이전할 수 있습니까?

예. Spartan-6 또는 Virtex-6용 ISE나 Cyclone IV용 이전 Quartus 릴리스로 구축한 설계를 현행 디바이스와 툴로 이전합니다. 벤더 IP는 현행 대응 제품으로 교체하고, 제약 조건을 다시 작성하며, 기존 설계와 새 설계가 일치할 때까지 같은 테스트벤치로 실행합니다.

FPGA 엔지니어 투입까지 얼마나 걸립니까?

적합한 FPGA 엔지니어 인력이 있으면 귀사의 면접, NDA, 지식재산권 양도 절차만 거치면 바로 시작할 수 있습니다. 그렇지 않으면 인재를 탐색하며, 보통 2~3주 안에 후보자 프로필을 전달합니다. 귀사가 승인하기 전에는 누구도 업무를 시작하지 않습니다.

FPGA 엔지니어 채용은 BigTree108을 통해 어떻게 진행합니까?

필요한 업무, 경력 수준, 근무 시간을 알려 주십시오. 당사가 한두 명의 프로필을 제안하면, 귀사는 직접 채용하는 인력과 같은 방식으로 면접을 진행하고, BIG TREE 108 LLC와 하나의 계약을 체결하여 월 1회 하나의 인보이스를 받습니다.

전문가가 만든 결과물의 소유권은 누구에게 있습니까?

귀사에 있습니다. 모든 전문가는 당사와 서명한 계약으로 모든 작업 결과물을 회사에 귀속시키고, 귀사와의 계약으로 이것이 다시 귀사에 귀속됩니다. 코드, 디자인, 문서는 당사만 수정할 수 있는 곳이 아니라 귀사의 저장소와 도구에 직접 전달합니다.

FPGA 설계를 진행하고 계십니까?

디바이스, 인터페이스, 설계가 달성해야 할 처리량을 알려 주시면 영업일 기준 1일 이내에 후보자 프로필, 설계 계획 또는 디바이스 추천을 회신해 드립니다.

이메일 hello@bigtree108.com응답 방식